write out the verilog code for a module representing
█████████████████████████████████████████████████████████████████
███████████████████████████████████
█████████████████████████████████████████
███████████████████████████████████████████████
██████████████████████████████████████████████████
████████████████████████████████████████████████████