ASIC Design Engineer NCG
@ NVIDIA
📝 Interview Question
First Screening Round:
- 2 basic RTL Questions, 1 Scripting
- Blocking vs non blocking, reg vs wire
- Python scripting question: file I/O, basic string parsing
- 2nd RTL question: Basic 2 stage adder, design Verilog module given circuit description
- Some resume questions
Second Screening Round
- Advanced scripting question on retiming registers
- RTL question on accumulating data per address
- Some theoretical FIFO questions (no
█████████████████████████████████
████████████████████████████████████████
█████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
████████████████████████████████████████████████
██████████████████████████████████████████████████████████
███████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
████████████████████████
████████████████████████████████
█████████████████████████████████████████████████████████████████
██████████████████████
█████████████████
███████████████
█████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████
███████████████████████
████████████████████████████
█████████████████████
█████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
█████████████████████████████████████████████████████████████████
████████████████
██████████████████
█████████████████████████
██████████████████████████████████████████████████████████
██████████████████████████████████████
████████████████████████████
████████████████████████████████
█████████████████████████████████████████████████████████████████
🏢
Company
NVIDIA
📍
Location
Not specified
📅
Posted
August 25, 2025